(54) ERASING METHOD FOR C ACTER READING DEVICE

(11) 55-53737 (A)


(43) 19.4.1980 (19) JP

(21) Appl. No. 53-128020 (22) 18.10.1978

(71) RÌCOH K.K. (72) ISAMU SHIBATA(1) (51) Int. Cl³. G06F3/153,G06K15/10,G09G1/00

PURPOSE: To realize a high-speed erasion by varying the voltage of the control electrode in the pickup tube via the reading and erasing modes.

constitution: When an optional character is read out via the character coded signal from the matrix-formed character information supplied to the pickup tube, control electrode voltage Vc is lowered so that the electron beam may not reach the target surface of the pickup tube during deflecting flyback time F₁ and F₂ (Fig. 1-B). On the other hand, the same voltage Vc is applied to the control electrode for deflection to be erased previously during scanning period S as well as time F₁ and F₂ via the character designation coded signal (Fig. 2-B). As a result, the electron beam reaches the target surface to perform erasion even in the flyback time, thus ensuring a high-speed and high-efficiency erasion.



(54) CODE CONVERTING SYSTEM

(11) 55-53739 (A)

(43) 19.4.1980 (19) JP


(21) Appl. No. 53-127166 (22) 16.10.1978

(71) NIPPON DENKI K.K.(4) (72) KEITAROU SANO(5)

(51) Int. Cl³. G06F5/02

PURPOSE: To realize a code converting system which can compress the data by converting one or plural number of selection parameters expressed in the decimal numbers of the extension character sequence into the parameter corresponding to the bit with every selection parameter.

constitution: At transmission part 10, a decision is given at decision part K whether parameter byte number u of selection parameter q of control character sequence D is larger than parameter byte number k of selection parameter r after conversion. And sequence D is sent to reception part as it is in the case of u < k. While in the case of u > k, parameter q is sent to conversion process part J and then converted into the parameter corresponding to the bit with every parameter based on the fixed method to be turned into extended control character sequence D' to be then sent to part 20. With reception of sequence D or D' at part 20, a decision is given at decision control part L whether selection parameter q or converted selection parameter r. And then a decision is given for the adaptability or non-adaptability of the control character sequence in accordance with the parameter which is incroporated in table S.



(54) VELOCITY CONVERTING CIRCUIT BETWEEN CENTRAL PROCESSOR AND TERMINAL UNIT

(11) 55-53740 (A)

(43) 19.4.1980 (19) JP

(21) Appl. No. 53-127164 (22) 16.10.1978


(71) NIPPON DENKI K.K. (72) ISAMU TAKANO

(51) Int. Cl3. G06F5/06,G06F3/00

PURPOSE: To obtain a velocity conversion circuit which can perform the data process via the terminal unit which is nonsynchronous with the CPU by using the FIFO memory circuit and thus setting the writing velocity and the reading velocity in-

dependently from each other.

CONSTITUTION: Transfer request signal 320 is generated from data transfer request generation circuit 304 in velocity converting circuit 302 via ready signal 314 sent from terminal unit 303 corresponding to data transfer start signal 313 sent from CPU301. Thus clock signal 321 from the CPU is received at clock signal generation circuit 305, and clock 325 of the necessary cycle at terminal 303 is generated. Both signal 321 and N-word data signal 322 are received at FIFO memory 307, and data signal 326 is sent to the terminal unit after converting into the cycle speed of signal 325. At the same time, memory word number W set previously to register 324 and output 329 of counter 306 are subtracted at subtractor circuit 308, and then value M obtained the subtraction is compared with designation signal 323 of the block length N at comparator 310. Thus in the case of N M, new transfer request signal 320 is generated to transfer the next block data through the CPU.



(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭55-53740

昭和55年(1980) 4 月19日

⑤Int. Cl.³G 06 F 5/06

回路.

20特

識別記号

101

庁内整理番号

7323—5B

6711—5B

23円の粉 1

発明の数 1 審査請求 未請求

(全 8 頁)

之等拼入

5

15

20

願 昭53—127164

②出 願 昭53(1978)10月16日

3/00

仍発 明 者 高野勇

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

43公開

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細 書

発明の名称

中央処理装置と端末装置間

における速度変換回路

特許請求の範囲

信号のパルスが到来する毎にあらかじめ設定 でれた初期値から1を減じてゆくカウンタ回 路と、中央処理装置で発生される前記パース ト状クロック信号が停止すると同時に中央処 理 装置から転送されるプロック転送終了信号 により波算回路に供給する波算クロンク信号 の発生を開始させる波算クロック制御回路と、 前記減算クロック信号によりWから前配カウ ンタ回路の出力値を波ずる波算回路と、前記 減算回路の資算結果Mとあらかじめ中央処理 装置から指定されたデータアロック長Nとの 比較を行ない N≤ Mの場合に出力信号を発生 しその出力信号により前記波算クロンク制御 回路による減算クロック信号の発生を停止さ せると共化前記データ転送要求発生回路に新 しいアータ転送要求信号を発生せしめる比較 回路と、前記比較回路の出力信号が発生した 時点でNと前記カウンタ回路の出力値との加 算を行ないその演算結果を前記カウンタ回路 の新しい初期値として設定する加算回路と、

(2)

10

15

中央処理装置からデータ転送エンド信号を受信した後前配カウンタ回路の内容がゼロになった時点で端末装置に対し転送終了信号を送出すると共にその転送終了信号で前配クロンク信号発生回路による一定周期のクロンタ信号の発生を停止せしめる転送終了信号発生回路とから成る中央処理装置と端末装置間における速度変換回路。

(2) FIFO メモリ回路として2個以上継続接続 したFIFO メモリを用いる特許請求の範囲第 1項記載の中央処理装置と端末装置間におけ る速度変換回路。

10

15

発明の詳細な説明 .

本発明は小規模の回路構成で効率の良いデータ 転送を可能ならしめる速度変換回路、特に中央処 理装置と端末装置間における速度変換回路に関す るものである。

· ミニコンピュータヤマイクロコンピュータ等の (3)

データ転送の制御手順が比較的簡単に行なえ、へ ードウエヤも簡単という長所があつた。

しかし、反面とのような構成の場合、端末装置 1 0 2 のアータ処理時点は中央処理装置1 0 1 の 発生するクロックパルス1 0 5 により決められて しまうこと、また端末装置1 C 2 においてデータ 処理の時間間隔が中央処理装置の処理時間によっ て左右されることなどの制約がある。このため端 末装置1 0 2 において実時間でのデータ処理(例 えば、ある一定時間間隔での連続したデータ処理) を行ないたい場合に、このような構成方法ではそ の実行が不可能であった。

本発明の目的は、上配従来方法の欠点に鑑みてなされたもので、その目的は中央処理装置とは非同期に端末装置がデータ処理することを可能とする手段の提供にある。

本発明の他の目的は、中央処理 接置からのデータ 転送をプロック単位で行なうようにしそのプロック 長を可変とした、中央処理 装置と端末装置間における速度変換回路の提供にある。

特期 昭55-53740(2)

10

15

5

10

15

中央処理装置と橋々の端末装置をオンラインで接続し、中央処理装置における解析・処理結果を端末装置に供給するオンライン・システムにおいて、中央処理装置から各端末への信号の伝送は従来第1図に示すように行なわれていた。

すなわち第1図において中央処理装置101は、まず端末装置102に対してデータ転送開始の意味であるデータ転送スタート信号103を発生する。端末装置102では、データ転送スタート信号103によりデータ受信の為の初期設定を行ない、それが終了したとき中央処理接近に対してレディ信号104を発生する。中央処理装置101はこのレディ信号104を受け取ったら、データ転送が可能となった時点でクロックパルス105を発生し、このパルスによって端末装置へデータ107を発生し、このパルスによって端末装置へデータ107を発生するまで行なわれる。

とのように第1凶のような従来の構成によれば、

(4)

本発明の更に他の目的は、端末装置におけるデータ処理を中央処理装置と同期して行なうか、あるいは非同期で行なうかを選択する手段を有する、中央処理装置と端末装置間における速度変換回路の提供にある。

以下図面を参照して本発明の詳細な説明を行な う。

第2図は中央処理装置、端末装置間のデータ伝送に本発明の速度変換回路を用いた場合の構成図である。同図において201は中央処理装置、202は本発明の速度変換回路、203は端末装置である。204は中央処理装置からのデータ伝送スタート信号、205は速度変換回路202から中央処理装置201かのデータ転送のアータに対して、206はアータを接回路202へのデータをを送り、206は中央処理接近201から速度変換回路202へのデータに対した。208は中央処理接近201から速度変換回路202へのデータに対して、208は中央処理接近201から速度変換回路202へのデータに対して、208は中央処理接近201から速度変換回路202へのデータに対して、2010は中央処理接近201から速度変換回路202へのデータに対して、2010は中央処理接近2010に対して、210は中央処理を

(5)

(6)

10

15

. 20

2 0 1 から速度変換回路 2 0 2 へのデータ 転送エンド信号である。速度変換回路 2 0 2 と端末装置 2 0 3 は、データ転送スタート信号 2 1 1 (データ転送スタート信号 2 0 4 を速度変換回路において分岐したもの)、レデイ信号 2 1 2、端末装置 2 0 3 に対するクロック信号 2 1 3、速度変換回路 2 0 2 から端末装置 2 0 3 に対する転送終了信号 2 1 5 により接続される。

第3図は第2図における速度変換回路202の 構成を具体的に示したもので、第3図における各 信号313.322,321.3330.323. 320.336.326.325.314.327 は、第2図における各信号204(211). 208,207.209.206.205.210. 214.213,212.215.にそれぞれ対 応する。

第3図において301は中央処理装置、302 は速度変換回路、303は端末装置であり、それ ぞれ第2図の201,202,203に対応する。

(7)

の減算クロック制御回路である。

中央処理装置301から発生された第4図(a)の ようなデータ転送スタート信号313は、 FIFO メモリ回路 3 0 7 、 滅算回路 3 0 8 、 クロツク 個 号発生回路305、加算回路309、データ転送 要求発生回路 3 0 4′、転送終了信号発生回路 311、 カウンタ回路306、減算クロツク制御回路312 をリセットし、初期の状態に設定する。 更にとの データ転送スタート信号313は、端末装置308 に対してもデータ転送スタート信号として送られ る。端末装置303は、アータ転送スタート信号 3 1 3 により内部状態を初期設定し、それが完了 したら第4図(6)に示すようにデータ入力可能のレ ディ信号314を発生する。レディ信号314は、 データ転送要求発生回路304における微分回路 3 1 5 により、ある一定幅のペルスに変換され、 そのパルスによりラリンプフロンプ回路31.6 が セットされる。フリップフロップ回路316の出 力信号317はゲート回路319の一方の入力信 号となる。通常、ゲート回路319の他方の入力

特開 昭55-53740(3) 304は中央処理装置301に対してデータ転送 の要求を発生するデータ転送要求発生回路、305 はクロツタペルス信号発生回路、306はクロツ ク信号発生回路306から発生されたクロンクス ルス数を計数するカウンタ回路、307は中央処 理装置301から出力されるアータを保持する容 盐W餅のFIFO (フアーストイン・ファーストア **ウト)メモリ回路、324は予め設定されたW**の 値を記憶するレジスタ、308はレジスタ324 に記憶されたWの値から、カウンタ回路306の 出力の値を被算する被算回路である。309は中 央処理装置301が指定するデータプロック長 N の値とカウンタ回路306の出力信号との加算を 行なり加算回路、310は波算回路308の出力 信号と中央処理装置301が指定するデータプロ ック長Nの値とを比較し[N≤被算回路308の 出力信号〕であることを検出する比較回路、311 は端末装置303に対する転送終了信号発 生回路である。312は減算回路308に

10

20

供給すべきクロック信号を発生させるため (8)

データ転送のプロック長 Nは、中央処理装置において自由に設定できる。 との N の値は、 プロック 長指定信号 3 2 3 により速度変換回路 3 0 2 に送られ、 加算回路 3 0 9、 比較回路 3 1 0 の入力信号として用いられる。 なお、 N の値は FIFO メ

(10)

モリ回路307のメモリ賠数Wに対してN≤Wの 脱数になければならない。

中央処理装置301より発生されるデータ転送 クロック信号321の最初のパーストの第1ピツ ト目により(第4図波形(d)の(b)点)、クロック信 号発生回路305は第4図を)のような一定間隔の クロック信号325の発生を開始する。 とのクロ ック信号325の周期は、中央処理装置301と は無関係に、端末装置303において必要とされ る処理周期に等しくあらかじめ設定しておくこと ができる。但し、との場合端末装置303がFIFO メモリ回路307から読み取るデータに誤りが生 じるととを防ぐため、端末装置303の処理速度 が中央処理装置301のデータ出力速度を上まわ らないようにとの周期を定めなければならない。 クロック信号325は FIFO メモリ回路307、 カウンタ回路306、減算クロツク制御回路312 に供給される。 PIPO メモリ回路 3 0 7 は剪配ク ロック信号325により第4図(4)のようなデータ 信号326を出力する。端末装置303間では同

ータの語数)となり、この値が減算回路308と 中央処理装置30/は速度を採回路) 加算回路309に入力される3302FIPOメモ/6年 り回路307へのデータ転送が1プロック終了すると、プロック転送終了信号330(第4図(t)の よりな波形)を出力する。このプロック転送終了 信号330は速度変換回路302の減算クロック

制御回路312に加えられる。

被算クロンク制御回路312に入力された前記プロンク転送終了信号330は、フリンプフロンププロ路331をセントし、そのフリンプフロンプロ路332の他方の出力信号がゲート回路332の他方の入力信号となる。ゲート回路332の他方の力には、クロンク信号325が入力された一定間隔のクロンク信号325が入力された一定間隔のクロンク信号325が入力されたのフリンプロ路3312の出力信号333に比較回路312の出力信号333に比較回路310の出力信号333の発生を禁止する。なおフロンク転

特開 昭55-53740(4) じクロック信号325によってとのデータを入力 する。

クロック信号325は、転送終了信号発生回路311より第4図(j)に示すような転送終了信号327を受けとるまで発生し続け、その間速度変換回路302から端末装置303へのデータ転送は停止することなしに連続的に行なわれる。

カウンタ回路306の内容は、データ転送クロック信号の発生開始的に初期値としてN(プロック話長)がセットされている。このNの値は、加算回路309内のレシスタにプロック長指定信号323によりあらかじめ中央処理装置301からセットされており、それがデータ転送スタート信号313によって、カウンタ回路306の初期値として与えられる(出力信号328)。カウンタ回路306に、カウントダヴン動作を行なりもので、クロック信号325のペルスの到来毎に初期値Nの値から順次1を減じてゆく。従ってその出力信号329は、Nー(その時点までにFIFOメモリ回路307から端末装置303に送られたデ

02)

15

20

10

15 -

20

送終了信号330と、クロック信号325とは互 いに非同期なため、単純なゲート操作を行なりと

出力信号のパルス幅が不描いたなって、調動作を 生じる恐れがある。第3回のゲート回路332は、 とのような誤動作を生じないように出力パルスを

整形する機能を有するものとする。

被算回路308は、レジスタ324であらかじめセントされているメモリ語数Wと、カウンタ回路306の出力信号329との被算を行なり。ただし、被算助作は前記被算クロンク制御回路3でからの出力信号33でより行なわれ、その時点にかけるFIFOメモリ回路307の空メモリ語数Mの値が求められる。とのMの値が出力信号335

比較回路310では、データプロンク長Nと減算回路308で減算結果Mとの比較を行ない、N≤Mが検出されたならば、データ転送要求発生の路304に対してセント選号334を出力する。とのセント選号334は減算クロンク側廻回路312の入力倡号となり、フリンプフロンプ回路

として比較回路310の一方の入力に加えられる。

ø

比較回路 3 1 0 化かいて、N ≤ M の検出が行なわれた場合は、FIFO メモリ回路 3 0 7 化かいて、メモリ内の空領域がデータプロンク長 N 以上存在し、更化 N ワードのデータが入力可能であることを示している。従って、この時比較回路 3 1 0 の出力信号 3 3 4 化よりフリンプフロンプ回路 316をセントし、中央処理装置 3 0 1 に対してデータ 転送要求信号 3 2 0 を送出する。(第 4 図 波形(c) の②点)。

第4図のタイミング・チャートから明らかなよ うに、中央処理装置301と速度変換回路302

09)

のフリップフロップ回路337の一方の出力信号 3 1 8 は、データ転送要求発生回路 3 0 4 のゲー ト回路319の一方の入力信号となり、データ転 送要求信号320の発生を禁止する。との時点に おいてもクロック信号325は発生し続け、FIFO メモリ回路307から端末装置303へのデータ 転送は継続される。カウンタ回路306の内容が セロになった時、カウンタ回路306から転送終 了信号発生回路311への出力信号338が発生 され、との信号により第4図(j)の@点に示すより え転送終了信号327が発生される。 との転送終 了信号327でクロック信号発生回路305はリ セットされ、クロック信号325は停止する。ま た、伝送終了信号327は端末装置303に送ら れる。端末側では、との転送終了信号を受け取っ たらレディ信号314の送出を停止する(第4図 放形(山の()点)。

以上説明したように、本発明の速度変換回路に おいては、FIFOメモリ回路を使用し、その書込 み速度(中央処理装置からのデータ転送速度)と、 特期 昭55-53740(5)
のアータ転送が行なわれている時間内においても、
それとは無関係にクロック信号発生回路305からは一定周期の低速クロック信号325が出力され、このクロックにより速度変換回路302の
PIFO シモリ回路307から端末装置303へのデータ転送が継続される。

中央処理装置301から速度変換回路302へ のデータ転送は、中央処理装置301から送られ る第4図(i)のようなアータ転送エンド信号336 により終了する。このとをFIFO 元リ回路307 10 には、端末装置303にまだ転送していないデー タが残っている。したがって、中央処理装置 301 から発生されたデータ転送エンド信号で、速度変 換回路 3 0 2 の FIFO メモリ回路 3 0 3 とのテー 8+14人 タ転送を終了するととは、アータの前失を生じる ことになる。 転送終了信号発生回路311は、 こ の不都合を防止するためのものである。すなわち、 中央処理装置301から発生されたデータ伝送エ ンド信号336は、伝送終了信号発生回路311 のフリップフロップ回路337をセントする。 こ 20

00

説出し述度(端末装置のデータ処理速度)を独立 に設定できるようにしているので、従来不可能で あった中央処理装置とは非同期の端末装置におけ るデータ処理が可能となる。

また、本発明の速度変換回路によれば、中央処理装置からのデータ転送はプロック単位で行なわれ、そのデータプロック長Nを中央処理装置で指定することができる。このようにしてNの値を中央処理装置の能力、接続される端末装置数、等に応じて適切な値に決めることができるので、中央処理装置ソフトウェア上の自由度も従来の方法に比べきわめて大きくなる。

10

15

20

第3図は、FIFO メモリ回路307が1個の場合の実施例であり、その時 FIFO メモリ回路307のメモリ容量WはW≥N(Nはデータプロック長)でなければならない。1個の FIFO メモリ回路の容量には限度があるため、Nが大きな場合には上記関係が満たされなくなることがある。そのような場合には、FIFO メモリを複数個級統接終することで解決できる。

(18)

第 5 図は、 FIFO メモリ回路を凝続接続すると ・とにより、実質のメモリ容量wを拡大した場合の 実施例であり、第3図の FIFO メモリ 回路307 を第5凶の構成におきかえるととにより、アータ アロック長Nの値が増大した時でも処理し待る速 **居変換回路が得られる。第5図の501は、複数** 個(図では3個)のメモリ容量W語の FIFO メモ り507,508,509から成るFIFOメモリ 回路。○502は第3図におけるデータ転送スター ト借号、503は第3図における速度変換回路か 5端末装置へのデータ信号326,504は第3 図におけるクロック借号325.505は第3図 における中央処理装置からのデータ伝送クロック 信号321.506は中央処理装置から速度変換 回路へのデータ信号322にそれぞれ相当ずる。 第5凶に示すどとく、中央処理装置からのデー

タ転送クロック信号505はFIFO メモリ507. 508,509へと送られる。これによりデータはFIFOメモリ509から順次書き込まれる。一方クロック信号504はFIFOメモリ509.

(29)

通常、切替スインチ回路601では接点。としが、切替スインチ回路602では接点。といが、切替スインチ回路602では接点。としが、また切替スインチ回路603では接点。としが導通状態であり、この場合の回路の伝統にとしては第3回に示した実施例と同じである。すなわち、FIFOメモリ回路及び増末装置に供給されるクロンク信号606としては、クロンク信号発生回路608(第3回の305に相当)で発生された一定周期のクロンク信号が用いられ、アータを受容のとしては、アータを受容の路607としては、アータを受容の路609の出方、伝送終了信号611として対応の場合、公共では、アータを受容を回路609の出方、伝送終了信号611として対応の場合、公共では、アータを受容を回路612の出力が用いられる。との場合、公共では、アータを受けませる。

切替スイッチ回路 6 0 1 の接点 a を e 個 に、切替スイッチ回路 6 0 2 の接点 d を 1 個 に、切替スイッチ 6 0 3 の接点 g を i 倒 に切替えると、レディ信号 6 0 4 (第 3 図 の 3 1 4 に相当)が切覧スイッチ 6 0 2 の接点 d - 1 を適じて中央処理装置に直接送られる。中央処理装置はこれによりデー

特開 昭55-53740(6)
508,507へと送られる。データはFIFO
509の内容から顧太腱み出されるFIFOメモリ
508,507に記憶されているデータは右方
(508,509)へとシフトされ、最終的には
509の内容として説み出される。

第6図は本発明の更に他の実施例である。との 務成は、第3図の実施例に601,602,603 の手動切替スインチ回路を付加したものであり、 従来モードの動作をも可能ならしめる速度変換回 路である。604は第3図にかける端末装置303 からのレディ信号314を分岐した信号、605 は第3図にかける中央処理装置301からのデータ転送クロンク信号321を分岐した信号、610 は第3図にかける中央処理装置301からのデータ転送エンド信号336を分岐した信号であり、 を4602,601,603の手動切替スイッチ 回路の接点1,e,iに接続される。606は第3 図にかけるアータ転送要求信号325,607は第3 図にかけるデータ転送要求信号327である。

(Cris

タ転送クロック信号605を発生し、これを切替スインチ回路601の接点a-cを通じ、FIFOメモリ回路及び端末装置に送る。端末装置はこのデータ転送クロック信号により中央処理装置と同期してデータの処理を行なう。更に中央処理装置 5、1・2、から発生された転送エンド信号は切替スイッチ回 3年間入路603の接点g-iを通じ、端末装置に送られる。

とのように第6図のように切替スイッチを付加 するととで、中央処理装備と端末装置間のデータ 転送が従来モードでも行なえる速度変換回路が得 ちれる。

なお、第6図の実施例において、切得スインチ 回路は手動で制御するものに限定されるものでは なく、例えば中央処理装置からの制御信号により 動作するものであっても良い。

以上詳細に述べたととく、本発明の速度変換回路によれば、中央処理装置から発生されるクロック信号とは非同期に、端末装置がデータを処理することが可能となる。また本発明によれば、中央

20

10

15

10

15

20

処理装置からのアータ転送をプロック単位で行な りょうにしそのプロック長を可変とすることがで きるので、中央処理装置ソフトウェア上の自由艇 が大きくなる。

更に本希明によれば、端末装置によるデータ処理を中央処理装置と非同期で行なりか、或いは従来のどとく同期して行なりかを選択することが可能である。

図面の簡単な説明

第1図は中央処理装置と端末装置間の従来のデータ転送方法を示すプロック図、第2図は中央処理装置と端末装置間のデータ転送に本発明の速度変換回路を用いた場合のプロック図、第3図は第2図にかける速度変換回路の一実施例を示すプロック図、第4図は本発明の速度変換回路の動作を説明するためのタイムチャートである。第5図は本発明の他の実施例で、FIFOメモリ回路を縦続接続した場合のプロック図、第6図は本発明の他

(23)

…… FIFO メモリ、308 …… 放箕回路、309 …… 加箕回路、310 …… 比較回路、311, 612 …… 転送終了信号発生回路、304.609 …… データ転送要求発生回路、312 …… 放箕クロック制御回路、316,331及び337 ……フリップフロップ回路、319及び332 ……ゲート回路、315 … 微分回路、324 …… レジスタ、601,602.603 …… 切替スインチ回路、333,35,334,338、317及び318 …… 信号線をそれぞれに示す。

代理人 弁理士 内 原





特開 昭55-53740(7) の実施例を示し、切替スインチを設けた場合のプロック図である。

図において、101,201及び301……中 央処理装置、102,203及び303……端末 装置、 202及び 302……速度変換回路、 1 0 3 , 2 0 4 , 2 1 2 , 3 1 2 及び 5 0 2 …… アータ転送スタート信号、104.213及び 3 1 4 , 6 0 4 ……レデイ信号、1 0 5 …クロツ クパルス、106,210及び336,610… 3 2 2 . 3 2 6 . 5 0 3 及び 5 0 6 … … データ信 号、205及び320.607……データ転送要 求信号、206及び323……プロンク長指定信 号、207,321及び505,605……デー タ転送クロック信号、210及び330…プロッ 夕転送終了信号、213及び325,6'06..... クロンク信号、215及び327.611……転 送終了信号、305及び608…クロック信号発 生回路、306…カウンタ回路、307及び501. FIPO メモリ回路、507.508及び509 (24)

15

20





(25)

